2026年上半年 · 深度市场调研 · 面向AI芯片/系统研究人员
AI超节点总线技术正处于从专有封闭向开放生态演进的关键转折点。NVIDIA凭借NVLink 6 + NVSwitch在2026年继续保持性能领先（每GPU 3.6 TB/s），但UALink联盟（AMD/Broadcom/Intel/Google/Microsoft等）推出的开放标准正试图打破这一垄断。与此同时，CPO光电共封装技术2026年进入全面量产，TSMC COUPE平台和NVIDIA Spectrum-X Photonics成为推动光互联超越铜缆的关键力量。Scale-out领域，Ultra Ethernet Consortium正以开放以太网架构挑战InfiniBand在AI网络的统治地位。整体市场呈现"NVLink封闭领先 → UALink开放追赶 → CPO物理层革命"的三层竞争格局。
| 层级 | NVIDIA封闭栈 | 开放栈 (AMD/UALink/UEC) |
|---|---|---|
| Scale-up (节点内) | NVLink 6 + NVSwitch | UALink 1.0 + 开放Switch |
| Scale-out (节点间) | InfiniBand XDR / Spectrum-X | Ultra Ethernet (UEC) / RoCEv2 |
| GPU兼容 | 仅NVIDIA | AMD, Intel, 联盟成员 |
| Switch供应商 | NVSwitch (NVIDIA专有ASIC) | 开放规格 (Broadcom等) |
| 软件栈 | CUDA + NCCL | ROCm + RCCL |
| 锁定程度 | 高 (端到端NVIDIA) | 低 (开放组件可选) |
| 每GPU双向带宽 | 3.6 TB/s (NVLink 5的2倍, NVLink 1的22.5倍) |
| 每GPU链路数 | 18条, 每链路~66 GB/s (推测) |
| NVL72机架总带宽 | 260 TB/s (72 GPU + 36 Vera CPU) |
| NVL144 | 144 GPU + 72 CPU, 跨两机架统一内存空间 |
| NVLink-C2C | 1.8 TB/s CPU-GPU一致性互联 |
| NVSwitch 6芯片 | 28.8T带宽, 半端口数双倍速率 |
| SerDes | 400G SerDes链路 |
| Scale-Out配套 | ConnectX-9 SuperNIC (1.6T RDMA/GPU) + Spectrum-6 |
| HBM4内存 | 288GB/GPU, 22 TB/s带宽 |
| NVLink Fusion | 光互联扩展, 跨机架内存池化 |
NVL72采用all-to-all non-blocking mesh拓扑，通过集中式NVSwitch芯片实现72颗GPU之间的全互联。这与传统的服务器集群架构根本不同——每个GPU可以直接以全带宽访问任何其他GPU的内存，无需通过CPU或PCIe中转。这种架构对Tensor Parallelism和MoE (Mixture of Experts)训练至关重要：在大规模all-reduce操作中，没有GPU需要等待其他GPU的通信完成。
从软件栈角度看，NVLink拓扑通过系统级UUID映射和clique路由机制向上层暴露。NCCL库深度感知NVSwitch拓扑，自动优化all-reduce操作图。这是NVLink实际性能优秀的关键——不仅是硬件带宽，更是软硬件协同设计的结果。
NVL72 Compute Tray拓扑与GB200/GB300类似，主要区别在于：Rubin GPU的HBM4替代HBM3e，NVLink 6带宽翻倍，以及配套的Vera CPU (ARM架构) 取代Grace CPU。
NVLink的专有性不仅是技术选择，更是商业护城河。使用NVLink 5.0满带宽需要NVSwitch；获得NVSwitch需要HGX基板；获得HGX基板必须从NVIDIA供应链购买。这种全栈锁定意味着NVIDIA可以对交换机基础设施无竞争压力地定价，也意味着云厂商在扩容H100/B200时必须接受NVIDIA的整个技术栈——GPU、交换机ASIC、HGX形态因子、SXM连接器。
SXM vs PCIe的价格差异直观反映了这一溢价：H100 SXM5 ($4.06/hr) vs H100 PCIe ($2.01/hr)，NVLink溢价约2倍。但对于需要多GPU Tensor Parallelism或FSDP的工作负载，SXM的NVLink带宽值得这个成本。
| 每通道速率 | 200 Gbps (~25 GB/s), 信令速率212.5 GT/s |
| 端口聚合 | 最多4通道/端口 → 800 Gbps (100 GB/s) 单向 |
| 最大集群规模 | 1,024加速器 (单scale-up逻辑域) |
| 延迟目标 | <1微秒 往返延迟 (机架内<4米) |
| 物理层 | 基于修改的以太网物理传输层 |
| 协议 | 基于信用的流控制, 低延迟GPU内存访问 |
| 拓扑 | 支持点对点和交换拓扑 |
| 规范发布时间 | 2025年4月 |
| 联盟成立 | 2024年5月 (Promoter Group) |
| 成员 | AMD, Broadcom, Cisco, Google, HPE, Intel, Meta, Microsoft |
AMD MI400 Helios是首个围绕UALink-over-Ethernet (UALoE) 设计的机架级系统。AMD在CES 2026年1月披露：MI455X每加速器提供~3.6 TB/s scale-up带宽（72-GPU Helios机架 ~260 TB/s机架级），在总带宽上与NVLink 6 NVL72持平。
值得注意的技术细节：
| 维度 | UALink 1.0 | NVLink 5.0 (Blackwell) | NVLink 6.0 (Rubin) |
|---|---|---|---|
| 标准类型 | 开放 | 专有 | 专有 |
| 每通道带宽 | 200 Gbps (~25 GB/s) | ~100 GB/s (50 GB/s/方向) | ~133 GB/s (推测) |
| 每GPU总带宽 | 取决于通道数 (~3.6 TB/s MI455X) | 1.8 TB/s (实测) | 3.6 TB/s (实测) |
| GPU支持 | AMD MI400+, 联盟成员 | NVIDIA Blackwell | NVIDIA Rubin |
| 拓扑 | 点对点 + 交换 | All-to-all mesh (NVSwitch) | All-to-all mesh (NVSwitch) |
| 交换机 | 可选, 开放供应商 | NVSwitch (NVIDIA专有) | NVSwitch 6 (NVIDIA专有) |
| 跨厂商 | ✅ 是 | ❌ 否 | ❌ 否 |
| 量产硅 | 有限 (H2 2026) | ✅ 广泛可用 | 2026+ (Rubin) |
UALink 2.0规划目标400 Gbps (~50 GB/s) 每通道。无确认发布日期或量产硅。需将其视为路线图规划，非量产规格。如果按计划在2027+实现，UALink 2.0将显著缩小与NVLink的单通道差距。
| 维度 | InfiniBand XDR | Ultra Ethernet (UEC 1.0) |
|---|---|---|
| 最大端口带宽 | 800 Gb/s ~ 1.6 Tb/s | 800 Gb/s ~ 1.6 Tb/s (200G/lane) |
| 延迟 | 亚微秒 (0.6-1.2μs, 确定性) | 亚微秒 (随规模变化) |
| 流控制 | Credit-based (Lossless) | PDS + 动态负载均衡 |
| 生态 | 专有 (Mellanox/NVIDIA) | 标准化, 开放 |
| 端点规模 | 数千节点 | 百万级端点 |
| 成本 | 高 (2.3x Ethernet) | 较低 (标准以太网) |
| 性能优势 | +15% 性能领先 | 更好的链路利用率 |
InfiniBand XDR在2026年提供800 Gb/s单端口和确定性亚微秒延迟，仍是紧耦合GPU训练集群的首选。但Ultra Ethernet Consortium的UEC 1.0.2规范完全革新了传统以太网传输层(UET)，原生支持AI/HPC多路径和遥测。
关键数据：InfiniBand性能领先15%，但成本高2.3倍。Meta、OpenAI、Google等超大规模客户在网络基础设施上的选择正在影响这一格局——Meta大量使用以太网，而OpenAI倾向InfiniBand。NVIDIA Spectrum-X作为专有以太网方案提供了第三条路径，通过自适应路由和拥塞控制实现与InfiniBand接近的性能。
IEEE 802.3dj标准定义了200G/400G/800G/1.6T在200G/lane的规范，为UEC提供了物理层基础。Ethernet Alliance将在2026年启动400G/lane项目，进一步推动带宽演进。
2026年被行业广泛认为是CPO从实验室走向全面量产的转折年。铜缆在跨机架场景下面临严重的信号衰减和功耗问题——传统铜缆难以在单机架以外扩展而不损失性能。CPO将光电转换直接集成到处理器封装上，功耗效率比铜缆提升5-10倍。
| 厂商 | 产品/平台 | 关键进展 |
|---|---|---|
| TSMC | COUPE (Compact Universal Photonic Engine) | 2026年4月量产; SoIC-X 3D堆叠电子/光子IC; 200 Gb/s光信号调制 |
| NVIDIA | Spectrum-X Photonics | CPO交换机已出货; NVLink Fusion光互联扩展; 支持百万GPU AI工厂 |
| Ayar Labs | TeraPHY光引擎 | UCIe兼容光chiplet; 每引擎8 Tb/s; 5亿美元E轮融资(估值37.5亿); 与Wiwynn合作机架级光互联 |
| Lightmatter | 光子计算+互联 | 进入量产阶段; 光子计算与光互联一体化方案 |
| Broadcom | CPO交换机产品 | 2025-2026发布CPO产品线 |
| 层级 | 主导者 | 挑战者 | 竞争维度 |
|---|---|---|---|
| Scale-up互联 | NVIDIA NVLink 6 | UALink 1.0 (AMD Helios) | 每GPU带宽、拓扑灵活性、软件生态成熟度 |
| Scale-out网络 | InfiniBand XDR | Ultra Ethernet (UEC) Spectrum-X |
每端口带宽、延迟、成本、生态系统开放性 |
| 物理层 | 铜缆 (DAC/ACC/AEC) | CPO/硅光子 | 功耗效率、传输距离、信号完整性、成本 |
| 指标 | NVLink 5.0 (B200) | NVLink 6.0 (Rubin) | UALink 1.0 (MI400) | InfiniBand XDR | UEC 1.0 |
|---|---|---|---|---|---|
| 每GPU/端口带宽 | 1.8 TB/s | 3.6 TB/s | ~3.6 TB/s | 800 Gb/s ~ 1.6 Tb/s | 800 Gb/s ~ 1.6 Tb/s |
| 最大GPU数 | 72 (GB300 NVL72) | 144 (NVL144) | 1,024 | 数千节点 | 百万级端点 |
| 延迟 | ~1-2μs | ~1-2μs | <1μs (目标) | 0.6-1.2μs | 亚微秒 (可变) |
| 拓扑 | All-to-all mesh | All-to-all mesh | P2P + 交换 | Switched fabric | 交换以太网 |
| 开放标准 | ❌ | ❌ | ✅ | ❌ (Mellanox专有) | ✅ |
| 量产状态 | ✅ 量产 | 2026量产 | H2 2026 | ✅ 量产 | 早期部署 |
| 成本 | 高 (SXM溢价) | 高 | 待验证 | 高 (2.3x Eth) | 较低 |
当前AI互联的物理层SerDes速率正在从112G向224G迁移（NVLink 6使用400G SerDes）。Broadcom、Marvell、Synopsys、Cadence是主要IP供应商。IEEE 802.3dj标准已定义200G/lane规范，400G/lane项目2026年启动。SerDes速率的持续翻倍是推动NVLink和UALink每通道带宽增长的核心使能技术。
UCIe (Universal Chiplet Interconnect Express) 是chiplet间互联的开放标准，在AI超节点中扮演die-to-die互联角色。Ayar Labs的TeraPHY光引擎即为UCIe兼容chiplet，展示了UCIe与光互联结合的可能性。UCIe 2.0进一步扩展了带宽密度和能效，是chiplet化AI芯片设计的关键基础设施。
CXL在AI超节点中的角色与UALink互补而非竞争：UALink处理GPU-GPU通信，CXL处理CPU-内存/加速器-内存的一致性互联。CXL 3.0支持多级交换和内存池化，CXL 3.1进一步优化了PAM4信令。在AI超节点中，CXL可用于构建跨节点的共享内存池，减少数据搬运开销。
NVL72机架的功耗密度已达到需要先进液冷（Liquid-to-Liquid/Air CDU）的水平。VR200 NVL72区分Max Q和Max P两种功耗配置。互联功耗在总系统功耗中的占比随带宽增长而上升——铜缆的物理极限（信号衰减、功耗）正推动行业向CPO光互联迁移。
华为Ascend系列采用自研HCCS (Huawei Cache Coherence System)互联技术。在美国出口管制背景下，华为无法获得NVLink技术，必须走自主创新路线。HCCS在Ascend 910B/920集群中实现多卡高速互联，但具体带宽数据和拓扑架构公开信息有限。华为也在积极参与开放标准生态。
寒武纪(Cambricon)、壁仞(Biren)、燧原(Enflame)等国产AI芯片厂商各自开发了专有互联方案，但公开技术细节较少。这些方案在单节点GPU数量和互联带宽上与NVLink存在明显差距。出口管制一方面限制了国产芯片获取先进互联技术，另一方面也加速了自主创新投入。
报告生成日期: 2026年7月5日 · 调研方法论: 多轮Playwright搜索 + 深度文章提取 · 所有关键结论可溯源